make和makefile是用于自动化编译和构建程序的工具和配置文件。下面是make和makefile的使用教程：

蓝易云服务器 - make/makefile的使用教程_条件语句

1. 什么是make和makefile：
make是一个构建工具，用于根据makefile中的规则自动编译和链接程序。makefile是一个文本文件，其中包含构建目标、依赖关系和构建规则等信息。

2. 创建makefile：
创建一个名为 makefile的文本文件，放置在您的项目根目录下。

3. 基本语法：
在makefile中，规则通常遵循以下基本语法：

target: dependencies
    <TAB> command

其中：

  • target：是一个构建目标，通常是要生成的可执行文件或中间文件。
  • dependencies：是构建目标所依赖的文件或其他目标。
  • command：是构建目标的命令，用于编译、链接等。

4. 编写规则：
例如，如果要编译一个名为 hello.c的C程序，可以在makefile中添加如下规则：

hello: hello.c
    gcc -o hello hello.c

上述规则表示构建目标 hello依赖于 hello.c文件，构建命令是使用gcc编译 hello.c并生成可执行文件 hello。

5. 默认目标：
makefile中可以指定一个默认目标，当在命令行中直接运行 make命令时，会执行默认目标的规则。

all: hello

上述规则中，all是默认目标，其依赖于 hello目标。

6. 使用变量：
makefile中可以定义变量来存储常用的命令、编译器等信息，方便统一管理。例如：

CC = gcc
CFLAGS = -Wall -O2

hello: hello.c
    $(CC) $(CFLAGS) -o hello hello.c

7. 使用伪目标：
有时候我们需要执行一些不生成文件的任务，可以使用伪目标（.PHONY）来实现。例如：

.PHONY: clean
clean:
    rm -f hello

上述规则表示 clean是伪目标，执行 make clean命令时，会删除生成的 hello文件。

8. 使用条件语句：
在makefile中，可以使用条件语句来根据条件执行不同的规则。例如：

ifdef DEBUG
CFLAGS = -g
else
CFLAGS = -O2
endif

上述规则表示如果定义了 DEBUG变量，则使用 -g选项编译，否则使用 -O2选项。

9. 使用函数：
makefile中支持一些内置函数，可以用于处理字符串和变量。例如：

OBJS = main.o utils.o
SRCS = $(OBJS:.o=.c)

上述规则中，$(OBJS:.o=.c)将 OBJS中的.o后缀替换为.c后缀，得到 main.c utils.c。

10. 使用include：
makefile支持使用include指令来包含其他makefile文件。例如：

include submakefile.mk

上述规则表示包含了 submakefile.mk文件的内容。

以上是make和makefile的基本用法和语法，通过编写合适的makefile，您可以自动化编译和构建复杂的项目，提高开发效率。