第一、什么是流水线
流水线设计就是将组合逻辑系统地分割,并在各个部分(分级)之间插入寄存器,并暂存中间数据的方法。目的是将一个大操作分解成若干的小操作,每一步小操作的时间较小,所以能提高频率,各小操作能并行执行,所以能提高数据吞吐率(提高处理速度)。% k$ y0 q5 D/ G* ^
SoC Vista -- 开源IP通吃岛" m" O g' L. s( l: P. o; ~
第二、什么时候用流水线设计7 l( h; A$ T6 O1 Z# M6 ]3 X
使用流水线一般是时序比较紧张,对电路工作频率较高的时候。典型情况如下:
1)功能模块之间的流水线,用乒乓buffer来交互数据。代价是增加了memory的数量,但是和获得的巨大性能提升相比,可以忽略不计。
2)I/O瓶颈,比如某个运算需要输入8个数据,而memroy只能同时提供2个数据,如果通过适当划分运算步骤,使用流水线反而会减少面积。
3)片内sram的读操作,因为sram的读操作本身就是两极流水线,除非下一步操作依赖读结果,否则使用流水线是自然而然的事情。
8 b
4)组合逻辑太长,比如(a+b)*c,那么在加法和乘法之间插入寄存器是比较稳妥的做法。
第三、使用流水线的优缺点:
1)优点:流水线缩短了在一个时钟周期内给的那个信号必须通过的通路长度,增加了数据吞吐量,从而可以提高时钟频率,但也导致了数据的延时。举例如下:
例如:一个2级组合逻辑,假定每级延迟相同为Tpd,. Y9 a9 a) @7 C, S2 o0 x: f$ |
1. 无流水线的总延迟就是2Tpd,可以在一个时钟周期完成,但是时钟周期受限制在2Tpd;
2. 流水线:" d" N7 d7 H- f! D4 R4 h; \
每一级加入寄存器(延迟为Tco)后,单级的延迟为Tpd+Tco,每级消耗一个时钟周期,流水线需要2个时钟周期来获得第一个计算结果,称为首次延迟,它要2*(Tpd+Tco),但是执行重复操作时,只要一个时钟周期来获得最后的计算结果,称为吞吐延迟(Tpd+Tco)。可见只要Tco小于Tpd,流水线就可以提高速度。特别需要说明的是,流水线并不减小单次操作的时间,减小的是整个数据的操作时间,请大家认真体会。
2) 缺点:( B/ d6 C' p3 ^0 ~" j: h
功耗增加,面积增加,硬件复杂度增加,特别对于复杂逻辑如cpu的流水线而言而言,流水越深,发生需要hold 流水线或reset 流水线的情况时,时间损失越大。所以使用流水线并非有利无害,大家需权衡考虑。www.socvista.com* G1 c! N: S4 P g- [ @
第四、一个8bit流水线加法器的小例子。
非流水线:
module add8(a, b, c);
input [7:0] a;
input [7:0] b;+
output [8:0] c;www.s
assign c = {1'b0, a} + {1'b0, b};
endmodule( z) O, [2 \9 u- {
采用两级流水线:第一级低4bit,第二级高4bit,所以第一个输出需要2个时钟周期有效,后面的数据都是1个周期之后有效。
module adder8_2(cout,sum ,clk ,cina ,cinb ,cin);
output [7:0] sum;% ?2 q+ q0 F3 u( Q) D
output cout ;0 z+ Q7 }" _9 G5 F% C; @
input [7:0] cina ,cinb ;$ d/ M5 |0 j0 i+ F% e4 h$ Z
input clk ,cin ;SoC Vista -- 开源IP通吃岛& |& ?/ t3 N, d4 F
reg cout ;- D! X3 s! y8 {; g$ G; @3 K& S, |
reg cout1 ; ////插入的寄存器
reg[3 :0 ]sum1 ; //插入的寄存器
reg[7 :0 ]sum;5 P3 c V O2 r, A
reg[3:0] cina_reg,cinb_reg;//插入的寄存器, J6 I$ i% {* c& Q
www.socvista.com! W' C) v$ z2 p
always @(posedge clk)begin
{cina_reg,cinb_reg} <= {cina[7:4],cinb[7:4]};# H5 s: V& Z$ _: M4 y# b9 K4 ~
end' |) t2 ^( {5 A2 t6 u- n2 K
always @(posedge clk) //第一级流水
beginwww.socvista.com, @8 B$ C/ u+ j! } P
{cout1 , sum1} <= cina[3:0] + cinb [3:0] +cin ;
end$ y8 r* e; t7 z# M
always @(posedge clk) //第二级流水. s3 F. w, X4 S. V( r, }' ~
begin
{cout ,sum} <= {{1'b0,cina_reg} + {1'b0,cinb_reg} + cout1 ,sum1} ;0 |& c* S. j2 H# }
end9 M0 M9 J5 t/ I; V. O9 F# t
endmodule