储存器的层次结构：

存储系统层次结构主要体现：
+缓存—主存 解决cpu和主存速度不匹配问题 硬件自动完成
+主存—辅存 解决储存系统的容量问题 硬件和操作系统共同完成

主存储器概述：存放数据和程序
1.基本组成
2.主存和CPU的联系
3.存储单元地址的分配
4.主存的技术指标
+存储容量 主存存放二进制代码的总位数
+存储速度 存取时间 存储器的访问时间
存取周期 连续两次独立的存储器操作所需的最小间隔时间
+存储器的带宽 单位时间内存储器存取的信息量

半导体储存芯片简介
1.基本结构
+存储矩阵/译码驱动电路/读写电路
+地址线（单向）和数据线（双向）共同位数反映芯片容量
2.半导体储存芯片的译码驱动方式
+线选法
+重合法

随机存取存储器
1.静态RAM（SRAM）
+采用触发器工作原理储存信息
+速度高、无需刷新，用于高速缓冲存储器
2.动态RAM （DRAM）
+利用电容储存电荷的原理存储信息
+在一定时间电容存储的电荷会自动消失，需要刷新
刷新与行地址有关
+集中刷新
+分散刷新
+异步刷新

只读存储器ROM
1.掩模ROM（MROM）
2.PROM（一次性编程）
3.EPROM（多次性编程）
4.EEPROM（多次性编程）
5.Flash Memory（闪速型存储器）

存储器与CPU的连接*
1.存储器容量的扩展
（1）位扩展（增加存储字长）
（2）字扩展（增加存储字的数量）
（3）字、位扩展
2.存储器与CPU的连接
（1）地址线的连接
（2）数据线的连接
（3）读写命令线的连接
（4）片选线的连接
（5）合理选择存储芯片
（6）其他 时序、负载

提高访存速度的措施：提高并行性

  1. 寻找高速元件
  2. 采用层次结构
  3. 调整主存的结构

存储器的校验：提高主存的可靠性
汉明码

高速缓冲储存器
解决主存与cpu速度不匹配问题
1.程序访问的局部性：指令和数据在主存的地址分布不是随机的，而是相对簇聚，使cpu在执行过程时，访存具有相对的局部性