处理器（CPU）是计算机的大脑。它主要用来从内存中取出指令并执行。为了完成这一任务，CPU各个部件包括运算器、控制器、存储单元、时钟等，各司其职，相互协作。
1.CPU的硬件构成
寄存器组和状态寄存器。
程序计数器、指令寄存器、指令译码器、时序产生器和操作控制器组成，它是发布命令的"决策机构"。
其他比较重要的寄存器，比如有页表基址寄存器，段寄存器（代码段寄存器CS（Code Segment），数据段寄存器DS（Data Segment），堆栈段寄存器SS（Stack Segment），附加段寄存器ES（Extra Segment））
硬件和机器级编程上的“寄存器”概念有轻微的差别，如在IA32处理器中，硬件上的寄存器文件包括八个通用程序寄存器。下图是寄存器文件示意图：
其中寄存器文件有两个读入端口（rA,rB），一个写端口（W）。一个指令中，当数据需要读入到寄存器时，会在srcA或者srcB置一个地址输入，经过一段延迟后，相应程序寄存器的值就会出现在valA或者valB。同理，写入到相应寄存器是同样的过程。这里可以看出为什么指令系统中，指令需要读入的寄存器值的个数可以为两个，而一个指令一次只会写入一个寄存器。
Y86处理器中，一个寄存器文件中包括的八个通用寄存器分别是eax、ebx、ecx、edx、ebp、esp、esi、edi（如下图所示）。其中前四个可以进行8位的计算操作，分为高八位的xH和低八位xL；低位和高位合并为16的xX,再扩展成32位的ExX。后四个寄存器除了可以作为数据寄存器，还可以存储指针或者变址。
简记 | 8位 | 16位 | 扩展的32位 |
a(accumulator) | AH和AL | AX=AH&AL | EAX |
b(base) | BH和BL | BX=BH&BL | EBX |
c(count) | BH和BL | BX=BH&BL | EBX |
d(data) | BH和BL | BX=BH&BL | EBX |
ebp | - | BP | EBP=BP&BP |
esp | - | SP | ESP=SP&SP |
esi | - | SI | ESI=SI&SI |
edi | - | DI | EDI=DI&DI |
运算器和控制器由复杂的组合电路构成，这里可以把控制器和运算器当做一个黑盒。运算器主要包括两种输入：首先运算器可以进行各种通用的计算，加减乘除等等，需要控制器提供的指令码的输入来控制运算器进行何种计算；其次运算器还需要输入参与计算的数据，一般从寄存器或者内存中读取。最后运算器将计算结果输出。计算的过程其实相当于由输入准备就绪的状态到输出结果的状态的一个转变。时钟信号的作用就是提供组合电路一个电位差，在这个信号上升沿的过程中完成这个状态转换。
2.指令的构造与执行流程
2.1指令的构造
一条完整的指令包括两大部分，指令码和操作数。当然，对于不同的指令，操作数又可以分为不同的部分。有的指令，如IA32处理器的hlt，该指令会使处理器停止指令执行，甚至不需要操作数。而将一个数据从一个地址传送到另一个地址的指令movl,需要显式的指明原地址和目的地址，因此需要两到三个操作数。irmovl指明源数据是立即数（i），目的地址是寄存器（r）。mrmovl指明源数据是存储器（m），目的地址（r）是寄存器。下表列出了各种movl指令的完整格式。
指令名 | 源 | 目的 |
rrmovl | rA | rB |
irmovl | V | rB |
rmmovl | rA | D(rB) |
mrmovl | D(rA) | rB |
这里可以看到，movl的操作数最多可以有三个，rA和rB都代表寄存器，其中V和D都是常数，V作为立即数，而D作为偏移地址（此概念在进一步的汇编理论关于寻址的部分会有涉及）。完整指令的编码图可以借鉴《深入理解计算机系统》，如下：
书中使用一个字节的低4位和高4位作为指令码，接着一个字节的低4位和高4位存储rA和rB编码（如用0到7来编码不同寄存器，其中8代表无寄存器），最后4个字节（32位）是常数值的编码。这里其实可以看出不同指令的长度可以不同，但是每种指令进行解码时能够确定该指令唯一长度。
2.2指令执行周期
一条指令的执行并不是一个时钟信号周期就能完成的。执行一个指令的几个时钟周期被称为指令周期。执行一条指令的阶段序列包括：取指、解码、执行、访存、写回、更新PC。
取指：根据程序计数器中的地址，从内存中取出指令，指令寄存器读取一个指令的字节，PC计算新PC地址。
解码：寄存器文件根据指令中的srcA和srcB地址，如上图的寄存器文件，获取valA和valB的值。
执行：ALU根据指令类型执行运算，输出valE，更改条件码或跳转类型的分支信号。
访存：访问寄存器读或者写值，读的话获得valM。
写回：valE或者valM写回到寄存器。
更新PC：根据获得的新PC地址写入到PC寄存器
3.CPU指令执行流程
执行指令n时，可以对指令n+1解码，读取指令n+2...等等以此类推。
还有一种超标量cpu，是存在多个取值单元，解码单元和执行单元。多个指令同时被读取解码放入保持缓冲区，执行单元空闲后就从缓冲区中取指执行。
4.CPU内核态和用户态
在cpu的状态寄存器中存在状态位标记cpu当前的状态。当cpu处于内核态时，cpu可以执行指令集的所有指令，使用外围硬件的每种功能。当cpu处于用户态时，仅允许执行指令集的一个子集和访问所有功能的一个子集。
为了安全，用户程序必须使用系统调用（通过trap指令陷入内核）陷入内核并调用操作系统。
本系列文章：
计算机底层架构（偏硬件）综述
汇编语言基础--机器级数据存储
汇编语言基础--汇编操作指令概述
计算机多级存储模型
外设IO原理
