AFDX端口的实现分为：AFDX网络交换机的AFDX端口实现，采用Xilinx公司的FPGA Virtex-5 FXT；航空电子分系统的AFDX端口采用Xilinx公司的FPGA Virtex-4 FX。AFDX协议栈中IP层以下由上述FPGA芯片硬件实现，其中完整性检测、冗余管理、虚拟链接打包和解包，以及带宽控制都由硬件实现，并通过FPGA芯片内部的嵌入PowerPC进行加载。同时，嵌入PowerPC还需处理IP层及以上协议。采用这样的设计方案最大的优点是AFDX
端口的性能具有可优化和可测试性，满足不同应用的需求。
上述两个芯片的接收电路实现原理框图如9所示。在FPGA中以太网媒介接人控制功能块接收输入的数据进行完整性检测；冗余管理功能块通过先进先出缓存器从完整性检测器中读取数据，并在确定该数据的唯一有效性后，分别传送到嵌入Power-PC和虚拟链接管理信息数据库中进行下一步的处理。由于协议要求对AFDX网络管理功能进行实时统计，因此，在AFDX实现中，需要保持完整性检测和冗余管理与每一个的虚拟链接管理信息数据库的连接。
FPGA芯片的发射电路实现原理框图如10所示。航空电子子系统的数据通过FPGA芯片内的嵌入PowerPC的打包处理，变成虚拟链接所规定的帧格式通过其调度程序发送到FIFO中等待处理；FPGA芯片中的规则控制器从FIFO中读取相关数据并根据虚拟链接的带宽来动态分配可用带宽间隔和信号时钟的抖动门限；再通过冗余处理，相关数据数据帧被分成两路进入以太网媒介接入控制功能块及物理接口发送出去。
在嵌入PowerPC中除了处理输人AFDX端口、SNMP代理、UDP和lP层的数据打包外，一项重要的功能是确定数据帧的发送顺序。AFDX协议标准中并未规定该调度程序的具体算法，因此，在该嵌入调度程序的调度算法中需要实现以下功能：
(1)根据每个虚拟链接的允许带宽来确定数据帧的发送可用带宽间隔；如果数据帧被无故延迟，将不被安排进入调度程序，以便确保虚拟链接中一数据帧的延时不可阻挡另一帧的发送；
(2)确定虚拟链接的发送队列及可用带宽间隔，如果数据帧被有意延迟，该数据的发送队列顺序将保留；
(3)确定每一数据帧所需的发送时间；
(4)为确定发送的数据帧预留发送窗口；
(5)为每一数据帧确定虚拟链接发送的优先级。
