硬件电路基础
硬件电路基础
组合逻辑电路
时序逻辑电路
总线电路及信号驱动
电平转换电路
1. 组合逻辑电路
考点分析：组合逻辑电路原理，真值表，布尔代数，门电路，译码器，发光二极管，LCD，数据选择器，数据分配器
组合逻辑电路是指该电路在任一时刻的输出，仅取决于该时刻的输入信号，而与输入信号作用前的电路状态无关，一般由门电路组成，不含记忆元件，没有存储功能
- 真值表：是输入值的所有组合与其对应的输出值构成的表格，能够完全描述任意一种组合逻辑
- 布尔代数：是描述逻辑函数的另一种方式，有三种典型的操作符与操作符 “AND”、或操作符 “OR”、非操作符 “NOT”，分别记为“·”、“+”、“ā”
- 门电路：基本的门电路包括与门、或门、非门
- 译码器：又称为解码器，是一种多输入(n)多输出(m)的组合逻辑网络，m = 2n时，称为全译码
- 发光二极管LED：正向导通时，电子和空穴大量复合，把多余能量以光子形式释放出来
- 液晶显示器LCD：利用液晶有外加电场和无外加电场时不同的光学特性来显示字符
- 数据选择器：又称多路开关，类似于单刀多掷开关，从多个输入通道中选择一个通道的数据作为输出
- 数据分配器：又称多路分配器，有一个输入端和多个输出端，将一个输入端的信号送至多个输出端中的某一个
2. 时序逻辑电路
考点分析：时序逻辑电路原理，时钟信号，触发器，电位触发方式触发器，边沿触发方式触发器，寄存器，移位器，计数器
时序逻辑电路是指电路任一时刻的输出不仅与该时刻的输入有关，还与该时刻电路的状态有关。时序逻辑电路中包含记忆元件，用来存储该时刻电路状态
- 时钟信号：是指有固定周期并与运行无关的信号，是时序逻辑的基础，用于决定逻辑单元中的状态何时更新
- 触发器：是能够存储一位二值信号量（0,1）的基本单元电路
– 电位触发：当触发器的同步控制信号为约定的“0”或“1”时，触发器接收输入数据。结构简单，常用来组成暂存器
– 边沿触发：在时钟脉冲的约定边沿跳变时，触发器接收数据，其他状态不接收数据。常用来组成寄存器、计数器和移位寄存器
- 寄存器：用来接收信息、寄存信息或传送信息，通常采用并行输入— 并行输出的方式，由触发器、门电路构成的控制电路组成
- 移位器：在时钟信号控制下，将所寄存的信息向左或向右移位的寄存器
- 计数器：用来累计时钟输入脉冲的个数，由各种触发器加逻辑门组成，也可以用来定时和分频
3. 总线电路及信号驱动
考点分析：总线特性及分类，总线的性能，三态门电路，总线的负载能力，总线复用/仲裁，总线通信
嵌入式计算机的总线系统提供微处理器、存储器及I/O设备之间的数据交换机制。要将存储器和其他外围设备加入到系统中，只需要将他们连接到总线系统上，并加入必要的解码逻辑电路即可
- 总线的性能包括以下几个方面
– 总线宽度：一条总线所包括的通信线路的数目
– 总线周期：一次总线操作所用的时间
– 总线频率：总线的工作频率
– 总线带宽：单位时间内，总线所能传输的最大数据量，= 总线宽度*总线频率
- 三态门：是由三种逻辑状态的门电路，逻辑0、逻辑1、浮动状态
- 总线的负载能力：即总线的驱动能力，当接上负载后不能影响总线输入/输出的逻辑电平
- 总线复用：通过地址有效信号来指示当前信号线上传送的是地址信号还是数据信号
- 总线仲裁：在多主设备系统中，需要一个仲裁机制来决定哪个主设备可以使用总线
- 总线通信：按照传输定时的方法可分为同步通讯和异步通讯
4. 电平转换电路
考点分析：双极型集成电路，TTL电路特点，MOS集成电路
按照开关元件的不同，数字集成电路可以分为双极型集成电路和金属氧化物半导体（MOS）集成电路两大类
- 双极型集成电路：采用晶体管作为开关元件，管内参与导电的有电子和空穴两种极性的载流子，晶体管-晶体管逻辑电路（TTL）用得比较多
- MOS集成电路：采用绝缘栅场效应晶体管作为开关元件，管内只有一种载流子（电子或者空穴）参与导电，又称单极型集成电路
