为了提高触发器工作的可靠性，希望在每个CP周 期里输出端的状态只改变一次。为此，在同步触发器的 基础上又设计出了主从结构的触发器。
主从触发器（Master-slave Flip-flop）的结构特点：
前后由主、从两级触发器级联组成
主、从两级触发器的时钟相位相反
C.a 主从（脉冲）RS触发器
电路结构及工作原理
主从RS触发器由两个同样的同步RS触发器组成，但它 们的时钟信号相位相反。其结构框图和图形符号如下所示：
延迟输出：延迟到下降沿。
第一个红框：
CP为1或0时，主从触发器必有一个的时钟信号为0
- 如果CP为0，主触发器输出不变，即使从触发器为打开状态，Q’（S’)与Q’’(R‘）不变，所以Q和Q’不变
- 如果CP为1，从触发器封闭不变。到了下降沿（CP由1变为0瞬间），如果SR为00，则S’R’也不变，Q和Q’保持不变。
从同步RS触发器到主从RS触发器这一演变， 克服了CP=1期间触发器输出状态可多次翻转的问 题。但由于主触发器本身仍是一个同步RS触发 器，所以在CP=1期间和状态仍然会随S、R 状态的变化而多次变化，而且仍需遵守约束条件 S•R=0 ，且其特性方程仍为：
无法从根本上克服空翻现象。
动作特点
1 主从RS-FF的翻转分两步动作：
第一步，在CP=1期间主触发器接收输入S、R的信 号，被置成相应的状态；
第二步，CP下降沿到来时，从触发器按主触发器的 状态翻转，Q，Q’端状态的改变发生在CP的下降沿。
2 在CP=1的全部时间里，S、R均对主触发器起控制 作用，所以必须考虑整个CP=1期间里输入信号的变化过程 才能确定触发器的状态。
先画主触发器的信号，在依据下降沿画从触发器信号。
C.b 主从 D触发器
C.c 主从 JK触发器
CP低电平有效，所以是下边沿触发
主从JF-FF的一次变化现象
主从JF-FF的一次变化现象是指：在CP=1 期间，即便J、K输入信号有多次改变，主从 JF-FF的的主触发器的状态仅仅只会改变一次。
 |
J后续的变化都无效，因为红线部分使G5一定为1 |
 |
G5的0可以屏蔽掉G6所有变化，Q’的0可屏蔽掉J所有变化 |
 |
Q为0屏蔽掉K后续的信号，G6为0屏蔽掉J后续的信号 |
先画主触发器的，再画从触发器的
主从JK触发器的一次变化现象说明触发器在CP作用 期间对J、K的变化是敏感的。干扰信号是造成J、K变化 的重要原因。在CP作用期间，干扰信号相当于窄脉冲作 用于J或K端，引起主触发器状态改变，主触发器记忆了 干扰信号，使得主从JK触发器抗干扰能力变差。
C.d 主从（脉冲）触发器特点
1 主从触发器状态的改变是在CP下降沿完成的， 因而这种结构无空翻现象；
2主从触发器在CP=1期间无法抗干扰，为克服这 一缺点，又出现了边沿触发器。
