一、物理规则:

1.默认走线使用4mil线宽;

2.整版使用16D8的VIA;

3.电源走线使用15mil线宽,Neck模式10mil,最大长度200mil;

4.差分对走线使用4.5mil线宽,一般采用5.5mil的线距;

说明:这个四层板对阻抗没有要求,所以差分对走线没有做3W原则,差分线也没有进行阻抗计算;

二、间距规则:

2.1线的间距规则

一般需要设置:

线到线,线到过孔pin,线到器件pin,线到通孔,线到铜皮,线到Hole

ALLLEGRo中如何将走线和shape跟随器件一起镜像_差分

 除了线到Hole间距需要设置6mil,其他的设置4mil;

2.2 Pin的间距规则

需要设置,通孔pin和表贴pin两栏:

pin to line  , pin to thru pin , pin to SMD pin ,pin to Thru via,pin to shape , pin to Hole;

除了pin to Hole设置6mil,其他的都设置4mil;

ALLLEGRo中如何将走线和shape跟随器件一起镜像_基准线_02

 

ALLLEGRo中如何将走线和shape跟随器件一起镜像_Data_03

 2.3 Via的间距规则

过孔间距规则同样是需要设置上述六项;

Via to line , Via to thru pin , Via to SMD pin , Via to thru via , Via to shape , Via to Hole;

一般设置4mil,Via to Hole需另外设置为6mil;

ALLLEGRo中如何将走线和shape跟随器件一起镜像_Data_04

 

ALLLEGRo中如何将走线和shape跟随器件一起镜像_基准线_05

2.4 Shape 间距规则:

Shape间距规则同样是需要设置上面六项:

Shape to line , shape to thru pin , shape to SMD pin , shape to thru via ,

shape to shape , shape to Hole;

一般设置为4mil,但是Shape to shape 需要设置为10mil;

shape to Hole 需要设置为6mil;

ALLLEGRo中如何将走线和shape跟随器件一起镜像_差分_06

 2.5 Hole间距规则:

Hole间距一般设置为6mil;

ALLLEGRo中如何将走线和shape跟随器件一起镜像_pycharm_07

 三、电气规则:

在这个四层板中,创建的电气规则主要是差分对和等长;

差分对:由于差分对已经在物理规则里面设置好,所以,这个四层板差分对设置为5mil即可;

差分对一般比较的是两条差分线的长度,所以要求比较高,控制在5mil误差,差分走线一般都是两条线一起走线;

等长:在物理规则设置中,通过原理图可看出,TF卡并没有要求差分走线,但Data 和CLK需要做等长走线要求,所以在物理规则中,TF卡走线采用的是Default,但是在电气走线时,就必须要对Data和CLK走线做等长要求;

等长走线,在走完线后,需根据规则对需要做等长的线进行绕线,可以通过电气规则里面,右键Analyze分析,一般取最长的线为基准线,然后对其他的进行绕线

面试时候,当问到DDR等长取基准线时,

理论的回答:数据线取DQS0为基准,地址线取CLK为基准

但实际项目往往最长的走线不一定为理论的基准线,所以在实际项目中,往往是通过Analyze,然后取最长的走线为基准线,其他的线绕长,向最长线的长度靠近,以便满足DRC要求;

原因:走线最长的改短困难,短的线可以绕长

长的短不了,短的可绕长

差分对截图:

ALLLEGRo中如何将走线和shape跟随器件一起镜像_pycharm_08

 等长截图:

ALLLEGRo中如何将走线和shape跟随器件一起镜像_基准线_09