文章目录
- 一、硬件设计
- 二、软件设计
- 三、运行成果
一、硬件设计
建立新项目（步骤与 EDA 设计时一样）
进行 Qsys 系统设计
启动 Platform Designer 后，点击 File-save，如图 1.7 所示，在文件名中填写为 kernel
后点击 OK，如图 1.3 所示；。
（4）添加 CPU 和外围器件。从 PD 的元件池中选择以下元件加入到当前设计的系统中：
Nios II 32-bit CPU、jtag uart、片上存储器、PIO、system ID。 ① 添加 Nios II 32-bit CPU
a. 在“component library”标签栏中找到“Nios II Processor”后点击 Add（在查找窗口
输出 nios 即可）。
在 Nios Core 栏中选择 Nios II/f 选项，其他保持默认选项，如图 1.5。
c. 在”Caches and Memory Interfaces”标签栏中保持默认设置（Instruction Cache 选择
4Kbytes）。如图 1.7 所示：
d. 在”Advanced Features”标签栏中保持默认设置，如下图所示：
e. 在”MMU and MPU Settings”标签栏中保持默认设置，如下图所示
f. 在”JTAG Debug Module”标签栏中保持默认设置（注意勾选 Include JTAG Debug），
如下图所示。
将 nios2_qsys_0 重命名为 cpu，点击”Rename”即可重新命名，操作完成后如图 1.16
所示
i. 将 cpu 的 clk 和 reste_n 分别与系统时钟 clk_0 的 clk 和 clk_reset 相连，如图 1.12 所
示。
② 添加 jtag uart 接口。jtag uart 接口是 Nios II 嵌入式处理器新添加的接口元件，通过
内嵌在 Intel FPGA 内部的 JTAG 电路，可以实现在 PC 主机与 Qsys 系统之间进行串行字符
流通信。
a. 从下图左侧”Component Library”标签栏中的查找窗口输入 jtag 找到”JTAG UART ”，
然后点击 Add。
b. 在 JTAG UART-jtag-uart_0 的设置向导中保持默认选项，点击 Finish。如下图所示：
c. 返回”System Contents”标签栏可以看到新加入的”JTAG UART”核。在”Name”
列中将 jtag-uart_0 重命名为 jtag-uart。
d. 进行 clk、reset 以及 master-slave 的连线，完成后如图 1.15 所示。
e. 进行中断 irq 连线。
③ 添加片上存储器 On-Chip Memory(RAM)核
a. 从下图左侧”Component Library”标签栏中的查找窗口输入 On Chip 找到”On-Chip
Memory(RAM or ROM)”后点击 Add
c. 返回”System Contents”标签栏可以看到新加入的”On-Chip Memory”核。在”Name”
列中将 onchip_memory2_0 改名为 onchip_ram。
d. 进行时钟、数据端口、指令端口的连接，连接后如下图所示
④ 添加 PIO 接口
a. 从下图左侧”Component Library”标签栏中的查找窗口输入 pio 找到”PIO”后点击
Add。
b. 确定以下选项：Width 为 8bits，Direction 选择 output，其余选项保持默认，点击
Finish。如下图所示。
c. 返回”System Contents”标签栏可以看到新加入的”PIO”核。在”Name”列中将
pio_0 改名为 pio_led。并在在 Export 栏处双击，把输出口引出来，并命名为 out_led。
d. 进行时钟、数据端口、指令端口的连接，连接后如下图所示。
⑤ 添加片 System ID Peripheral 核
a. 从下图左侧”Component Library”标签栏中的查找窗口输入 sys 找到” System ID
Peripheral”后点击 Add。
c. 返回”System Contents”标签栏可以看到新加入的” System ID Peripheral”核。在”Name”
列中将 sysid_qsys_0 改名为 sysid。
d. 进行时钟、数据端口的连接。如下图所示：
4) 完成 Qsys 设计的后续工作
）基地址分配：点击 PD 主界面菜单栏中的”System”下的”Assign Base Addresses”。
如下图所示：
（2）分配中断号：在”IRQ”标签栏下点选”Avalon_jtag_slave”和 IRQ 的连接点就会
为”jtag_uart”核添加一个值为 0 的中断号。如下图所示：
（3）指定 NIos II 的复位和异常地址：从”System Contents”标签栏
双击建立好的 cpu 进入 Nios II Processor 的配置界面，配置 Reset Vector 和 Exception
Vector 为””onchip_ram.s1”，点击 Finish。下图所示：
如果提示是否保存.qsys 文件，请选择保存。完成后会显示类似如下窗口：
（5）在原理图(BDF)文件中添加 PD 生成的系统符号，如图 1.36 在空白处双击将已生
成的 kernel （D:\sopc\works\hello_led\kernel 目录下如图 1.32）加入 top_level.bdf 中。如下
图所示：
（6）加入 Quartus II IP File 文件，为了以后编译成功，请务必将对应的 Quartus II IP
File (.qip) 加入项目中。步骤如下：
①点击 Assignments-Settings，添加 kernel.qip 文件，如下图所示
②选中该文件后，点解 OK 按钮加入 kernel.qip 文件，如下图
3）进行逻辑连接和生成管脚
（1）逻辑连接。开发板晶振为 50M，与系统默认一致，因此，这里我们不需要修改。
（2）在 kernel 模块内点击鼠标右键选取 Generate Pin for Symbol Ports 生成管脚。如
下图所示：
（3）将管脚”inclk0”改名为 clock，管脚”reset_reset_n”改名为 reset_n，
管脚 out_led_export[7…0]改为 out_led[7…0]。如下图所示：
4）芯片引脚设置
（1）菜单里选择 Assignments-device，然后如下图所示点击 Device pin options。
（2）进行 unused pin 设置，可能会收到外部信号的干扰，将未用引脚设置为 As
input tri-stated。
二、软件设计
启动 Nios II SBT，点击 Nios II Software Build Tools for Eclipse 打开 Nios II SBT for Eclipse
图 1.47 创建工程
（2）点击后出现下图，在”SOPC Information File name”窗口中选择 kernel.sopcinfo
文件，以便将生成硬件配置信息和软件应用关联，CPU 栏会自动选择”CPU”。在”Project
name”输入”hello_world,”Project template”选择 Hello_World。点击 Finish。
系统会自动生成一个打印“hello_world”的软件工程，在 hello_world.c 中我们可以看
到相应代码，如下图：
4）修改程序
#include "system.h"
#include "altera_avalon_pio_regs.h"
#include "alt_types.h"
const alt_u8
led_data[8]={0x01,0x03,0x07,0x0F,0x1F,0x3F,0x7F,0xFF};
int main (void)
{
int count=0;
alt_u8 led;
volatile int i;
while (1)
{ if (count==7)
{count=0;}
else
{count++;}
led=led_data[count];
IOWR_ALTERA_AVALON_PIO_DATA(PIO_LED_BASE, led);
i = 0;
while (i<500000)
i++;
}
return 0;
}
编译工程
右键单击项目名称，在弹出的菜单中选择 Build Project，如下图所示。
三、运行成果
