1、 AD制板流程
先设计原理图，确定封装，设定板子边框，导入网表，布局，设置布线规则，布线，铺铜，DRC规则检查，打印输出 ，电源线要尽量粗一点， 因为要通过的电流比较大，地线也要粗点。电源在外面，容易接线，高频在里面，低频在外面防干扰，地线最好覆铜模拟信号要和数字信号格里，防止干扰线拐角最好是圆弧型的，防止尖端放电，100mil=2.54mm.
原理图部分
在原理图绘图窗口，Design 菜单下，Make Schematic Library 生成原理图库，Make Intergrated Library 生成集成库，
放置总线
来放置总线，点击Place BUS，画出一段总线见右图。根据最下面提示，可只Shift+Space可以 更改总线方向，我们按住更换方向， 在放置总线入口，在place菜单下 或者点击右上角的快捷图标。 然后我们再给总线取一个名字比如 DATE[0..7]，表示数据线，入口从 0到7.然后我们在入口处来一段线 放置相应的网络标号，结果如下图 所示
注意拐角我们用如图所示的图标，点击他连接就ok了
群编辑，选中一个元件右键Find Similar ObjectS(shift + f) 查找相似物体 打开筛选框 见下图 我们将 xx选择 Some， 勾选Select M-atcing 即选中匹配物体。 点击OK , 所有被选中 物体高亮， 其他元件灰色 显示。 按住Shift+C即可恢复原来显示
5、 打印原理图
点击Ｆｉｌｅ－Ｓｍａｒｔ ＰＤＦ，点击ｎｅｘｔ 选择是输出当前工程还是当前原理图，我们选择第二项，输出路径默认就可用了。一路ｎｅｘｔ直到完成。
pcb部分
画一个封装
先放置焊盘，Place-Pad 然后再画一个边框，选择Top Overlay（顶层 丝印层）Bottom Paste表示底层助焊层，Top Solder顶层阻焊层。Keep-Out Layer边框，TopLayer顶层，Top Overla顶层丝印层。 Edit下，点击Set Reference 选择Pin 1，即把参考点放在 第一个引脚。 效果如图所示：
红色的为边框部分
放置焊盘时按Tab键进入属性设置，如下图
Designator指定管脚编号，Layer指定层（通孔一般选择 Multi-Layer），Hole Size 指定内径，Size and hape指定外围形状及大小。
在pcb编辑的界面（(*^__^*) 嘻嘻……）：
建立一个pcb模板、
其一：先在前期工程下，新建一个PCB，File-New-PCB. Tools下前两个常用 （规则检查、复位标记） Edit下Origin表示设置 原点位置。Design下 Rules表示设计规则。
Board Shape定义 板子大小：操作如图所示
别忘了设置参考点哦，
如何选择keyoutlayout的边框呢？点击 右下脚PCB-PCB Filter 输入Iskeepout，单击Apply如下图所示 即可选中KeepOut边框。
其二：点击 右下脚PCB-PCB Filter 输入Iskeepout，单击Apply如下图所示 即可选中KeepOut边框。
规则设置：
点击Rules如右图所示，出现下图 所示界面，其中Clearance表示间距 我们这里默认设置10mil就可以了
3、 布局基本规则
（1）时钟产生器尽量靠*使用该时钟的器件，石英晶体振荡器外壳应接地
（2）I/O 驱动电路尽量靠* PCB 的边缘。对进入 PCB的信号要加滤波，从高噪声区来的信号也要加滤波，同时，用串终端电阻方法减少信号反射
（3）PCB 尽量使用 45 度折线，减少高频信号对外的反射与耦合
（4）门电路输入端不用时不要悬空。闲置不用放大器正端接地，负端接输出端
（5）PCB 按频率和电流开关特性分区，噪声元件与非噪声元件距离尽可能远
（6）时钟、总线及片选信号要远离 I/O及接插件
（7）对于 A/D 类器件，数字部分与模拟部分宁可统一，也不要交叉
（8）关键的线应尽量粗，并在两侧加上保护地。高速线要短且直
（9）对噪声敏感的线不要与大电流、高速开关线*行
（10）弱信号电路、低频电路周围不要形成电流环路
布局操作
（11）为每个集成电路添加一个去耦电容；每个电解电容旁边都要加一个小的高频旁路电容
（12）石英晶体下面及对噪声敏感的器件下面不应走线
安装放置孔：
选择Place-Pad或者右上角 快捷图标，单击Tab键设置属性， 单击Pad图标将单位由 Mil改成mm 选择圆形，内径 3mm，外径 6mm，Layer 选择多层，表示通孔。
如图所示
布线规则：
1、 布线的基本原则
（1） 合理选择层数（同种材料的4 层板要比 2 层噪声低 20dB）
（2）减少高速电路器件引脚间引线的弯折（可用45 度或者圆弧线）
（3）缩短高频电路器件引脚间的引线
（4）减少过孔（1 个过孔可带来0.5PF的分布电容）
（5）注意信号线*距离*行走线时所引入的交叉干扰（相邻层走线垂直）
（6）对于特别重要的信号线或者单元电路实施地线包围的措施。对于时钟等单元局部进行包地处理对于高速系统也将非常有益
（7）各类信号走线不能形成环路，也不能形成电流环路
（8）各个集成电路块的附*应设置一个高频去耦电容
布线操作：
若原来有部分布线了则可un-route all如图所示：
点击第一个交互性布线 选择VCC网络，我们这里顶层走竖线、底层走横线（啥意思%>_<%，还是先记下来了先）将电源线布好之后，再依次去 布其他的线，地线可以不布，只
需在铺铜的时候将铜皮接地网络就可以了。 离焊盘*点的尽量靠远点，实验室要求（线宽一般>=15mm,两线的间距>=1mm）
覆铜：
单击右图所示的图标（Place Polygon Plane） 出现下图所示的窗口 选择好网络 （GND），选择 好层（底层和 顶层需要铺铜）勾上Remove Over All Same Net Objects 去除死铜 在顶层和底层都 铺上铜
这里有个小小知识，就是不用原理图可以直接在pcb布线，首先设置电气属性，如下所示：
进入了Netlist Manager后点击add后在Net Name写上你所要的电气属性，这样子的全部确定就ok了
