esd静电防护电路 esd静电防护设计

单片机ESD静电防护总结

EDS 表示 静电放电敏感。ESD静电测试时，静电放电瞬间会产生电磁辐射效应，如果旁边有电子产品或线缆电磁干扰会经线路传播，从而影响其它电子设备。 因此，ESD测试成为检测产品稳定性和抗干扰性的重要指标。常见的测试手法有接触式±8KV放电和非接触式±15KV放电两种。具体要求一般是无死机，无误动作，干扰去除后产品性能可以恢复。有的更高级别的产品要求整个过程设备没有任何干扰反应，没有重启等操作。关于ESD防护主要从软件和硬件两个方面考虑。

一、软件：

1.加看门狗复位

2.加欠压复位（2.1——2.5V）

预防点：
防止静电问题导致程序跑飞造成的死机。当出现相关异常时，软件会实现重启。两份文档已经上传，也可以私我获取。

二、硬件：

1.原理设计

1.1TVS管选型：

相关外设控制口加TVS管，注意TVS管选型（嵌位电压），我们选择的是ESD5Z5C，具体手册我也已经上传，有需要可以下载或者私我。

1.2.受干扰信号线串电阻：

对于一些高频信号线异常，可以串联电阻（电阻值选用30——330欧姆左右的，具体实测，前提是不能对通信有影响）

2.LAYOUT方面优化:

2.1.电路板上对外接口增加ESD器件，在布局及走线允许的情况下，优先将ESD器件靠近接口放置，同时走线先经过ESD器件之后再连接到其他器件上。

2.2.每个芯片元器件尽量可能占用一个电源分支（不要交错盘结在一起，防止电流乱窜）

2.3.每个芯片的滤波电容尽可能靠近芯片摆放，并且连接在芯片的电源和地上面。

2.4.在布局允许的情况下，尽可能地让芯片复位网络的走线最短，复位线应作为优先考虑的网络，同时避免复位线和高频以及静电容易等干扰的走线处于平行走线。

2.5.除了结构限制而无法移动的器件外，在PCB布局时，应该考虑让所有的走线尽可能短，有利于实现地线有良好的回路，同时减少线路之间的干扰。

2.6.所有导线走通之后，应该进行走线的优化，同时让关键器件的地线的走线有良好的回路，部分非关键信号的走线，有时候可以通过增加过孔在顶层或底层的某些位置断开，让电源和地线的走线更加顺畅。