内存的基础概念知识：
时序及相关概念
以下我把时序分为两部分，只是为了下文介绍起来作为归类，非官方分类方法。
第一时序：CL-tRCD-tRP-tRAS-CR，就是我们常说的5个主要时序。
第二时序：（包含所有XMP时序）
在讲时序之前，我想先让大家明白一些概念。内存时钟信号是方波，DDR内存在时钟信号上升和下降时各进行一次数据传输，所以会有等效两倍传输率的关系。例如DDR3-1333的实际工作频率是666.7MHz，每秒传输数据666.7*2=1333百万次，即1333MT/s，也就是我们说的等效频率1333MHz，再由每条内存位宽是64bit，那么它的带宽就是：1333MT/s*64bit/8（8bit是一字节）=10667MB/s。所谓时序，就是内存的时钟周期数值，脉冲信号经过上升再下降，到下一次上升之前叫做一个时钟周期，随着内存频率提升，这个周期会变短。例如CL9的意思就是CL这个操作的时间是9个时钟周期。
另外还要搞清楚一些基本术语：
Cell：颗粒中的一个数据存储单元叫做一个Cell，由一个电容和一个N沟道MOSFET组成。
Bank：8bit的内存颗粒，一个颗粒叫做一个bank，4bit的颗粒，正反两个颗粒合起来叫做一个bank。一根内存是64bit，如果是单面就是8个8bit颗粒，如果是双面，那就是16个4bit的颗粒分别在两面，不算ECC颗粒。
Rank：内存PCB的一面所有颗粒叫做一个rank，目前在Unbuffered台式机内存上，通常一面是8个颗粒，所以单面内存就是1个rank，8个bank，双面内存就是2个rank，8个bank。Bank与rank的定义是SPD信息的一部分，在AIDA64中SPD一栏可以看到。
DIMM：指一条可传输64bit数据的内存PCB，也就是内存颗粒的载体，算上ECC芯片，一条DIMM PCB最多可以容纳18个芯片。
说起来有点复杂：DRAM颗粒类型目前，目前有2种，8bit/4bit，一个bank是以8bit为单位！ 所以目前市场上颗粒的大小都为8bit/4bit ，DIMM传输64bit数据类型载体，—>一条PCB最多容纳18个芯片
译文：DDR4 - Initialization, Training and Calibration - 知乎 (zhihu.com)内存或者说DRAM上电后的一些操作，DDR4 中的初始化(Initialization)、内存训练(Training )以及校准(Calibration)，
https://zhuanlan.zhihu.com/p/77104030
越低的时序代表颗粒体质越好，超频的潜力也就越大。内存的时序会随着频率的增加而增加，内存的延迟可以用这个公式来计算：内存延时=时序（CL x 2000 ）/内存频率。
DDR：（CL3*2000）/400MHz=15ns
DDR2：（CL5*2000）/800MHz=12.5s
DDR3：（CL9*2000）/1600MHz=11.5ns
DDR4：（CL15*2000）/2133=14ns
即使内存的时序会随着频率的增加而增加，但最后内存的延时并没有太大的变化。频率相同时，时序越低，延迟也就越小。同样，时序相同时，频率越高，延迟也就越小。
https://zhuanlan.zhihu.com/p/262052220
