IC layout新手，往往为记各种各样的Design rule而烦恼。随着工艺越来越先进，rule也越来越多，不可能记住所有的rule，而且也没必要。
快速了解rule
我刚入行那几年，在IC layout外包服务公司工作，行走于众多客户公司之间。他们用各种各样的Design rule，没有太多时间逐页看Design rule，他们也希望你来了就能马上干活。为了应对各种Design rule，我一般调出一个电路的layout，把一些器件靠近摆放，然后直接跑drc，根据drc的报错，记住几个常用的rule。若是遇到需要看具体的rule，在Design rule中搜索就可以。
找到参考rule
除了通过上面的方法了解rule，我们还可以找一些参考rule。比如，工艺的一个Via1宽度是0.18um，用metal1走一些数字和控制信号的线，线宽和线间距就可用Via1的宽度。所以你没必要记住metal1的最小尺寸是0.09um还是0.1um，除非你画特别在乎面积的标准单元模块。
遵循整数原则
大部分模拟电路的电流不大，画电源地线时，线宽和线间距可以遵循整数原则，例如0.5um、1um、1.5um、2um等等。如果是大电流的电路，需要按rule中提供的电流密度表格计算具体的线宽，而且最好有10%以上的余量。当然，在面积允许的情况下，还是尽量按整数原则走线。
利用参考layer
在CMOS工艺的Layout中，MOS管对齐，在Source和Drain不合并时，Diffussion有一个间距，比如图（1）的0.28um。其实我们可以用更快捷的方式去留MOS管的间距，如下图（2）所示，直接用NMOS管的implant layer——NP作为对齐layer。
图（1）
图（2）
总结
在layout中，最小rule并不是必须的。不用最小尺寸画layout还有个很大的优点，在真正没有空间的时候，可以挪出点面积自救。所以，我们应该主动建立属于自己的rule，既能提高layout的效率，又能形成统一风格。
