内存条BIOS里显示NA

转载

huatechinfo 2025-02-25 16:50:16

文章标签 内存条BIOS里显示NA 微型计算机内存条数据片选 G1 文章分类 iOS 移动开发

1、 RAS的产生(由74LS138 U31产生)

产生条件：(74LS138的G1、G2A、G2B均有效)

① 模板选择信号DACK0BRD有效。此时，DRAM不处于刷新。(经反向器U78接U31的G2A)

② CPU对DRAM读或写，XMEMR、XMEMW有效。(经与非门U72接U31的G1)

③ 地址线A19、A18为低电平，使G2B有效。

④ 74LS138的C=0，B=A17，A=A16，因此，四个RAS信号(Y0、Y1、Y2、Y3)对应的地址选择范围是：

RAS0：00000～0FFFFH

RAS1：10000～1FFFFH

RAS2：20000～2FFFFH

RAS3：30000～3FFFFH

2、 CAS的产生(由74LS138 U78产生)

产生条件：(74LS138的G1、G2A、G2B均有效)

① 模板选择信号DACK0BRD有效。此时，DRAM不处于刷新。(接U71的G1)

② CPU对DRAM读或写， XMEMR、XMEMW有效后100ns(由延迟器U73产生延迟信号，送G2B)

③ 地址线A19、A18为低电平，使G2A有效。

④ C=0，B=A17，A=A16，使四个CAS信号与RAS信号对应的地址范围相同。

二、 RAM电路

例、8088 CPU组成的最小系统中，有32KB ROM，其地址范围是0000～7FFFH；有8KB RAM，其地址范围是8000～9FFFH。如果ROM选用2764，RAM选用2114，画出存储器地址线及数据线的连接图。

分析：

① 32KB ROM，需要4片2764(8Kb×8)；8KB RAM，需要16片2114(1Kb×4)。16片2114分为8组，每组两片。

② 4片2764的地址范围是：

1片：0000～1FFFH

2片：2000～3FFFH

3片：4000～5FFFH

4片：6000～7FFFH。

③ 8组2114的地址范围是：

一组：8000～83FFH

二组：8400～87FFH

三组：8800～8BFFH

四组：8C00～8FFFH

五组：9000～93FFH

六组：9400～97FFH

七组：9800～9BFFH

八组：9C00～9FFFH

④ 2764(8Kb×8)片内地址需要13根(A12～A0)，2114(1Kb×4)片内地址需要10根(A9～A0)。

⑤ 使用两片74LS138分别作为ROM的片选和RAM的片选(一组RAM的两片2114的片选连接在一起)。

ROM片选信号的确定：

芯片地址 A15～A0

74LS138输入A15～A13

片内地址A12～A0

C(A15)

B(A14)

A(A13)

0000～1FFFH

0000000000000 ～1111111111111

2000～3FFFH

4000～5FFFH

6000～7FFFH

8000～9FFFH

作为RAM片选控制

RAM片选信号的确定：

地址范围 A15～A0

组别

A15 A14 A13

74LS138

片内地址A9～A0

A12

A11

A10

8000～83FF

由ROM38制 = 100

0000000000 ～1111111111

8400～87FF

8800～8BFF

8C00～8FFF

9000～93FF

9400～97FF

9800～9BFF

9C00～9FFF

三、微机中主内存的使用

1、内存条

微机的主内存一般制造为内存条的形式，插在主板的内存插槽上使用。如：

内存条的外形规范一般有30线(30个引脚)SIMM、72线(EDO RAM)SIMM、168线DIMM(SDRAM、EDO RAM)。

SIMM：single in_line memory module，单列直插式内存模块。

DIMM：double in_line memory module，双列列直插式内存模块。有72线(每面36线)、144线(每面72线)、168线(每面84线)规格。

30线：8位数据、11位行列共用地址、RAS、CAS等。用于386系统，其带宽为16位(ISA)，必须成对使用。

72线：32位数据、12位行列共用地址、RAS、CAS、SPD信号，32位带宽。在486系统上可单数使用。在Pentium 及Pentium /w MMX等64位系统中必须成对使用。

168线：64位数据、14位行列共用地址、RAS、CAS、SPD等。用于Pentium、Pentium /w MMX、Pentium Pro、Pentium Ⅱ，这些处理器均为64位外部数据总线(内核均为32位！)，可单数使用。

2、ECC：Error Check and Correction，错误检测与纠正(奇偶校验parity)。

每8位数据产生一位校验位。而存储器芯片一般为"×8"结构，因此，带校验的内存条一般每面有9片芯片(8片数据、1片校验)，不带校验的内存条一般每面有8片芯片。ECC内存可以纠正一位传输错误，当发生一位传输错时，不会死机。通常，只在服务器上使用ECC内存。

3、EDO RAM：扩展数据输出(Extended Data Output)

采用页模式输出数据，但与普通页模式略有不同。

普通页模式在CAS为高电平时不能输出数据，因为，只有当数据被系统(DRAM 控制器)取走后，CAS才能置高。

EDO页模式在CAS为高电平时可以输出数据，因为，系统未取走的数据由存储器内部的寄存器保存(称为"锁住")，只要数据已被锁住， CAS可为高电平以准备下一列地址访问(使下一列地址单元预充电)。系统从寄存器中读数据，即使这时的CAS为高。(寄存器锁住一个数据直到下一个CAS的下降沿)。

4、SDRAM：同步DRAM(Synchronous)

非SDRAM的DRAM定时,均相对于 RAS、CAS、WE信号的上升沿或下降沿，而SDRAM的定时，与CPU外部总线同步，故称为同步DRAM。

5、BURST：突发

在CPU未收到READY信号前，发出下一总线周期的地址信号，这种访问方式称为突发访问。由于存储器只能在较短时间内适应这种访问方式(存储器的速度低于CPU)，因此称为突发。

6、Pipeline：管道

或称流水线，使用输入/输出寄存器，使存储器访问可以形成像"管道"那样的数据流水线传输方式

7、SPD：Serial Presence Detect，串行设备标识

在内存条上，增加一小片，共有256字节，标识了该内存条的制造商代码、芯片类型(EDO/SDRAM)、速度、行地址数量、列地址数量、刷新速度、有无ECC、数据宽度(如×8，×4)等信息，这些信息通过系统的串行系统管理总线(SMB，system management bus)传送给DRAM控制器，DRAM控制器根据其速度等参数决定访问该内存条的定时。

8、PC100

Intel 颁布的SDRAM规范，可运行在100MHz下。

规范主要要求为：

① 为了减少电磁干扰，PCB应按6层板制造(减小布线长度，trace)。

② 8ns芯片。

③ 时序要求。

④ SPD要求。

⑤ 标识为PC100-abc-def。

a = CL value b = trcd value c = trp value

d = tac value e = spd rev # f = reserved

例PC100-322-620。CL3, trcd=2, trp=2, tac=6, 2= spd rev 1.2 tac 和spd可为两位数。如 PC100-322-60120

CL3, trcd=2, trp=2, tac=6, 12= spd rev 1.2(ss151s.pdf)