传统的毫米波雷达采用 DSP+FPGA 的处理模 块，通过FPGA 增加采集数据吞吐能力，通过 DSP
器件完成数据处理算法。为满足如今毫米波雷达 低功耗小型化的指标要求，同时保证数据接口的
稳定性和速度，本设计提出一种基于 Xilinx 公司的ZYNQ采集系统，具有高集成度，高可靠性的特
点。其中 PL 端逻辑资源可以控制高速的 AD 数据采 集。PS 端将采集数据传输至上位机，通过 Matlab 平 台对采集系统进行动态参数分析，实验表明AD 各 项动态参数达到设计要求，验证了该高速采集系统 设计的合理性。
1 系统总体设计
在毫米波雷达应用中，数据采集系统的实现主 要由以下部分组成：ADI 公司的 12bit 的 AD8285 ，
在 Xilinx xc7z020clg400-2 PL 端的采样控制模块 FIFO和 DMA IP 核， PS 端以太网口和 RS485 以及上
位机。图 1 为数据采集系统实现框图。
2 AD转换模块介绍
AD8285 是一款低成本低功耗的四通道， 12 位 精度高速模数转换器。各通道具有16 dB 至 34dB 的
增益范围， ADC 转换速率最高可达 72Msps，每个通 道 185mW （ 12bit 和 72Msps 时）。本次设计中使用外 部 40MHz 晶振通过 ZYNQ 内部 PL 端的 PLL 锁相环产生 差分时钟驱动 AD8285 。 AD8285 通过 SPI 接口配置功 能寄存器， SPI 串行时钟设置为 5Mhz ，部分引脚说明 如表 1 所示。
在 PL 端使用自顶向下的方法，使用 verilog 语言设 计AD 的驱动电路；分别是采样控制模块，寄存器功 能配置模块，三线制SPI接口模块。采样控制模块负 责 AD8285 与控制前端发射芯片的同 步采样功能，寄存器功能配置模块通 过 SPI 接口向地址写数据实现对多个 寄存器的读写。三线制 SPI 接口模块 是一种高速，全双工的通信总线，由 串行时钟（ SCLK ）、串行数据输入 /输出（ SDIO ）、片选信号（ CSN ） 组成。在指令周期传输中前 16bit ，其 中 R/W 是读写指示位、 W1 和 W0 控制
传输的字节数，传输的后 8bit 代表了 寄存器的地址；数据周期会写入8bit 需要写入寄存器的值[1,2] 。三线制 SPI 时序如图2 所示。
3 采样流程控制
在毫米波雷达应用中，通过 AD8285 采集雷达 多普勒回波数据，利用AXI 总线通过 ZYNQ 器件中
PL 与 PS 的通信，经 PL 端 DMA IP 核将数据传输到 PS 端的DDR3 ，根据数据流向， DMA IP 核在设置时选 择只使用写通道，其他保持默认选项。PS 端使用 LWIP使用千兆以太网口将采集数据发送到 PC 端对数 据进行处理。PL 每次发完一帧回波数据， DMA IP 核 产生一个中断信号，PS 得到中断信号后将 DDR3 缓 存的数据通过乒乓操作由TCP 协议发送到 PC 。同时 系统中扩展了RS485 串口可以打印调试信息，最后 使用Flash 固化测试程序 [3] 。
4 测试结果仿真分析
ADI 公司提供了 AD8285 灵活的输出测试模式， 利用vivado2017.3ILA 逻辑分析仪进行测试，先以
棋盘形式输出 101010101010 以验证 SPI 接口通信。 然后，测试多通道与数据的对应关系，PGA 增益调 节，并分析多个通道之间相位差。测试时使用外部 的信号发生器作为AD8285 采集模块的输入，信号发 生器上位机可设置4 通道同时输入正弦波信号，可通 过SPI 接口配置 AD8285 转换率，增益以及截止频率 等功能。
4.1 PGA增益调节测试
AD 转换率设置为 72Msps ， 4 个通道加同一路信 号4Mhz 正弦波信号，每个通道的输入信号幅度和
相位一致，信号幅度满幅输入，每个通道采集 4096 个点并存储。用Matlab 对每个通道的 4 096 个点做 FFT，记录频谱曲线，如图 3 所示。
4.2 相位差测试
外部信号发生器同时给四个通道输入 4 路1MHz 的模拟信号，四个通道相位全部设置 0 分析相位差。
在 72Msps 转换率的情况下，相邻两个采样点的时间 间隔约为13.8ns ，对 1MHz 的信号来说对应的相位差 是5º 。经 Matlab 分析相位符合预期，如表 2 所示。
