51CTO首页
内容精选
博客
学堂
精培
企业培训
CTO训练营
开源基础软件社区
元宇宙大会
AISummit人工智能大会
移动端
公众号矩阵
博客
免费课程 课程排行 直播课 软考学堂
精品班 厂商认证 IT技术 2022年软考 PMP项目管理
在线学习 企业服务
CTO训练营 技术经理研习营 LeaTech峰会
文章 资源 问答 开源课堂 专栏 直播
51CTO
开源基础软件社区
51CTO技术栈
51CTO官微
51CTO学堂
51CTO博客
CTO训练营
开源基础软件社区订阅号
51CTO学堂APP
51CTO学堂企业版APP
鸿蒙技术社区视频号

Debugging JTAG

在调试DSP的时候，总是遇到一些莫名其妙的问题，这篇文章可能能够给你一点解决思路：Debugging JTAG

Debugging JTAG
转载 点赞0 阅读20 收藏0 评论0 2022-04-18
功耗的挑战

功耗的挑战

在传统的概念中，芯片工艺的改进将会带来性能的提高，成本的降低。同时，由于芯片内核电压的降低，其所消耗的功耗也随之降低，这一点到0.13um时代也是正确的。但是在工艺进入90nm时代，甚至于以后的40nm或更是电子移动速度降低，实际上也就...

散热片
连线
环境温度
转载 点赞0 阅读58 收藏0 评论0 2022-04-18
静态时序分析的概念以及约束的作用理解

静态时序分析的概念以及约束的作用理解

何谓静态时序分析（Static Timing Analysis，简称STA)它可以简单们的系统要求这个在...

时序分析
引脚
时序约束
转载 点赞0 阅读31 收藏0 评论0 2022-04-18
跨时钟域传输问题

跨时钟域传输问题

1、时钟域概念：假如设计中所有的触发器都使用一个全局网络，比如FPGA的主时钟输入，.

触发器
信号传输
数据
转载 点赞0 阅读32 收藏0 评论0 2022-04-18
【SRIO】5、Xilinx RapidIO核例子工程源码分析

【SRIO】5、Xilinx RapidIO核例子工程源码分析

目录一、软件平台与硬件平台二、打开例子工程三、例子工程详模块srio_response_gen.v源码分析3.5 模块srio_...

数据
字段
头文件
转载 点赞0 阅读74 收藏0 评论0 2022-04-18
【SRIO】4、Xilinx RapidIO核详解

【SRIO】4、Xilinx RapidIO核详解

目录一、RapidIO核概述二、RapidIO核接口说明2.1 逻辑层接口2.2 Buffer接口2.3 物理层接口于Ra...

数据
寄存器
字段
转载 点赞0 阅读275 收藏0 评论0 2022-04-18
【SRIO】1、RapidIO协议概述

【SRIO】1、RapidIO协议概述

作与包格式五、消息操作与包格式5...

字段
数据
寄存器
转载 点赞0 阅读106 收藏0 评论0 2022-04-18

// synopsys_translate_off，parallel_case 和 full_case

下面这段话是在别人的博文下引导语句“// synopsys translate_off”找到的，它

选择器
状态机
语法错误
转载 点赞0 阅读32 收藏0 评论0 2022-04-18
【SRIO】6、Xilinx RapidIO核仿真与包时序分析

【SRIO】6、Xilinx RapidIO核仿真与包时序分析

目录一、软件平台与硬件平台二、介绍三、例子工程结构4.8 MAINTENANCE事务4.9 DOORBELL事务与MESSAGE事务五...

字段
数据
3c
转载 点赞0 阅读54 收藏0 评论0 2022-04-18
【SRIO】3、RapidIO串行物理层的包传输过程

【SRIO】3、RapidIO串行物理层的包传输过程

目录一、引言二、串行物理层的PCS层与PMA层2.1 PCS层的功能2.2 PMA、使用串行物理层3.1 端口初始化过程3....

链路
特殊字符
字符流
转载 点赞0 阅读16 收藏0 评论0 2022-04-18
Nand Flash，Nor Flash，BPI Flash，SPI Flash 的区别？

Nand Flash，Nor Flash，BPI Flash，SPI Flash 的区别？

转载：CFI Flash， JEDEC Flash ，Parellel Flash, SPI Flash， 是只有8位(X8)/16位(X16)或者更多(X32/...)位宽的总线，每次访问，都要将长...

地址总线
数据存储
封装
转载 点赞0 阅读122 收藏0 评论0 2022-04-18
SPI 2 - A simple implementation

SPI 2 - A simple implementation

ARM processorTo get an opportunity to test our newly

sed
html
转载 点赞0 阅读14 收藏0 评论0 2022-04-18
SPI 1 - What is SPI?

SPI 1 - What is SPI?

SPI is a simple interface that allows one chip to communicate with one or more other chips.How

sed
ide
转载 点赞0 阅读24 收藏0 评论0 2022-04-18
Verilog 中的 ^ 的用法

Verilog 中的 ^ 的用法

复习函数和任务中总遇到^，让我疑惑，cal_parity = ^address;

上升沿
下降沿
二进制数
转载 点赞0 阅读27 收藏0 评论0 2022-04-18

Verilog中的二维数组及其初始化

Verilog中的二维数组Verilog中提供了两维数组来帮助我们建立内存的行为模型。具体来说，就是可以将内存宣称为一个reg类型的数组，这个数组中的任何一个单元都可以通rraysize];例如：reg [7:0] my_memory [0:255];其中...

初始化
数组
h5
转载 点赞0 阅读206 收藏0 评论0 2022-04-18

Flash原理介绍

硬件特性：【Flash的硬件实现机制】Flash全名叫做Flash Memory，属于非易失性存储设备(Non-volatile Memory Device)，与此相对应的是易失性存储设备(Volatile Memory Device)。关于什么是非易失性/易失性，从名字中就可以看出，非易失性就是不容易丢失，数据存储在这类设备中，即使断电了，也不会丢失，这类设备，除了Flash，还有其他比较常见的

数据
存储单元
存储数据
转载 点赞0 阅读70 收藏0 评论0 2022-04-18

从设置、加载、启动看Xilinx FPGA配置流程

尽管FPGA的配置模式各不相同，但整个配置过程

数据
初始化
引脚
转载 点赞0 阅读42 收藏0 评论0 2022-04-18

STARTUPE2原语

有的项目需要远程更新固件，更新完成后断电、重启即可。那远程更新是如何实现的呢？用的最多的应该是以太网或者自定义的局域网为主，当然还可以使用pcie、串口之类的，像xilinx还有golden image，以防止远程更新失败启动不起来，它主要是flash存有两个启动文件，正常情况下启动默认的，当默认的被损坏，就从备用的启动。本文章主要讲解的是STARTUPE2原语，这和远程更新有什么关系呢？请接着向

sed
逻辑控制
启动文件
转载 点赞0 阅读62 收藏0 评论0 2022-04-18

FPGA的配置引脚以及配置过程

FPGA配置基本介绍与CPLD不同，FPGA是基于门阵列方式为用户提供可编程资源的

引脚
加载
初始化
转载 点赞0 阅读258 收藏0 评论0 2022-04-18
FPGA配置 - 基于SPI FLASH的FPGA多重配置（Xilinx）

FPGA配置 - 基于SPI FLASH的FPGA多重配置（Xilinx）

原文地址：://.elecfans.com/emb/fpga/20140124334884_2.htmlIPROG指令的作用是对FPGA芯片进行

重配置
数据
状态机
转载 点赞0 阅读219 收藏0 评论0 2022-04-18

Altera FPGA配置过程

在FPGA正常工作时，配置数据存储在SRAM中，这个SRAM单元也被称为配置

初始化
数据
上拉电阻
转载 点赞0 阅读25 收藏0 评论0 2022-04-18
Xinlinx 7系列 FPGA 总览

Xinlinx 7系列 FPGA 总览

转载说明：关于7系列FPGA的认识，这篇文章写的还是比较好的，虽说数据手册上都有，但是不是每个人都有功夫去看的，这样看起来，这篇博文就很有意义，对7系列FPGA有一个总体的认识。最后谢谢原文作者。1.Xilinx的四个工艺级别Xilinx目前主要产品有四个工艺等级，通常情况下，Xilinx的产品每个工艺都会有Spartan、Artix、Kintex和Virtex四个族，如下图所示。其中45nm工艺

字段
引脚
封装
转载 点赞0 阅读54 收藏0 评论0 2022-04-18
Vivado各个过程产生的文件与ISE的对比

Vivado各个过程产生的文件与ISE的对比

今天疑问xci文件，想来应该是IP文件，但还是存在怀疑

ide
javascript
源文件
转载 点赞0 阅读21 收藏0 评论0 2022-04-18
【 FPGA 】跨时钟域处理以及边沿检测

【 FPGA 】跨时钟域处理以及边沿检测

题目：多时钟域设计中，如何处理跨时钟域单bit：两级触发器同步（适用于慢到快）多bit：采用异步FIFO，异步双口RAM加握手信号格雷码转换题目：编写Verilog代码描述跨时钟域信号传输，慢时钟域到快时钟域reg [1:0] signal_r;//-------------------------------------------------------//always @(pos

sed
信号传输
上升沿
转载 点赞0 阅读34 收藏0 评论0 2022-04-18
如何高效的编写Verlog HDL——菜鸟版

如何高效的编写Verlog HDL——菜鸟版

​工欲善其事、必先利其器！要想高效的编写verilog没有一个好的编辑器可不行，所以我这里推荐两款十分好用的编辑器Notepad++和Gvim，这两款编辑器由于其强大的添加插件的功能，所以深受代码工作者的喜爱，那么对于FPGA新手而言，我觉的去学较复杂的gvim编辑指令，那就有点本末倒置了，所以对于初学者来说，编写的代码工程量还不是很大的时候我向各位推荐Notepad++这款编辑器，这款编辑器的便

notepad++
菜单栏
高亮
转载 点赞0 阅读51 收藏0 评论0 2022-04-18
数字集成电路的层次关系

数字集成电路的层次关系

转发一篇博文，挺喜欢它的那个层次图，很清晰的反映了数字集成电路的层次关系

子程序
调用函数
布尔表达式
转载 点赞0 阅读42 收藏0 评论0 2022-04-18
“上拉电阻与下拉电阻”通俗解读

“上拉电阻与下拉电阻”通俗解读

原文链接：上拉电阻和下拉电阻的作用下拉就是接地，上拉就相当于升压

上拉电阻
下拉电阻
上拉
转载 点赞0 阅读70 收藏0 评论0 2022-04-18

模拟信号与数字信号以及数模隔离简介

什么是模拟?什么叫数字?什么是叫模拟?在时间和数值上

数字信号
数据
信号传输
转载 点赞0 阅读35 收藏0 评论0 2022-04-18
VHDL重点语法全解

VHDL重点语法全解

今天看到一篇博文，将VHDL语法基本包括了，先转过来备忘：VHDL基本点【精方向有: IN , OUT, INOUT, BUFFER, L...

数据类型
赋值
并行处理
转载 点赞0 阅读34 收藏0 评论0 2022-04-18
抽取

抽取

摘自某硕士毕业论文，学习学习。

html
转载 点赞0 阅读18 收藏0 评论0 2022-04-18
  • 1
  • 2
  • 3
  • 4
  • 5
  • 6
  • 7
  • 8

Copyright © 2005-2022 51CTO.COM 版权所有 京ICP证060544号

关于我们
官方博客 意见反馈 了解我们 全部文章
在线客服 网站地图 热门标签
友情链接
开源基础软件社区 51CTO学堂
51CTO