今天看《集成电路时序分析与建模》中看到这么一个知识点,觉得有点意思,就记录下来,与大家一起分享。

先看 如下电路图:

【静态时序分析】如何寻找时序分析的起点与终点_时序分析

左边的电路图是需要分析的电路,我们的目的是要对此电路进行时序分析,那首先要找到该电路需要分析的时序路径,既然找路径,那找到时序分析的起点与终点即可。

寻找时序路径的起点和终点的原则如下:

起点:

  1. 设计边界的数据输入端口或信号输入端口;如上图右边的I0,I1;
  2. 时序元件(一般指DFF)的输出,例如上图右边的11,13,15;
  3. 存储单元的数据输出,其实这和第2条一致,时序单元也是存储单元,例如DFF,但这里的存储单元一般指存储器,例如RAM等;

终点:

  1. 时序单元的数据输入,例如上图右边的10,12,14;
  2. 存储单元的数据输入,类似于时序单元,但更多指存储器等,例如RAM等;
  3. 设计边界的输出Q0,Q1,Q2;

根据上述原则即可得到,时序分析的起点(最左边)和终点(最右边):

【静态时序分析】如何寻找时序分析的起点与终点_FPGA_02

中间经过的节点都可认为是延迟单元。

实际进行时许分析时,可不必每次都这么转换,但是不得不说,这种理论化的方式可以让你的分析更具理论支撑,见多了熟悉了之后便可更快速的识别时序路径。

这是分析的第一步,祝入门快乐。