前言基于《IEEE Standard for SystemVerilog — Unified Hardware Design, Specification, and Verification Language》18章的学习和自己的理解。有不对的地方希望大家补充。 编译工具 Cadence的Xcelium。这是第二篇，完成randomize的学习正文随机控制rand_mode();rand_mode
转载
2024-09-23 14:46:51
168阅读
本文参考绿皮书第七章节，主要介绍System Verilog线程间通信的方式与基本的使用。包括事件，mailbox，semaphore。简而言之，事件可以实现线程间的通信，mailbox用于线程间的数据交互。semaphore实现同一个资源的访问控制。详细间后文。 System Verilog 线程间的通信——事件，信箱与旗语事件事件的声明事件的触发等待事件的触发mailbox信箱信箱的声明信箱的
转载
2024-10-18 14:21:29
42阅读
最初的Verilog语言没有一个可用于多个模块的定义。每个模块都必须有任务、函数、常量和其他共享定义的冗余副本。传统的Verilog编码风格是将共享定义放在一个单独的文件中，然后可以使用“include”编译指令将其包含在其他文件中。该指令指示编译器复制包含文件的内容，并将这些内容粘贴到“include”指令的位置。虽然使用文件包含有助于减少代码冗余，但对于代码重用和维护来说，它是一种笨拙的编
文章目录一 前言二 内建数据类型2.1 逻辑(logic)类型2.2 定宽数组2.2.1 定宽数组的声明和初始化2.2.2 常量数组2.2.3基本的数组操作——for和foreach2.2.4基本的数组操作——复制和比较2.2.5同时使用位下标和数组下标2.2.6合并数组2.3 动态数组2.4 队列2.5 关联数组2.6 数组的方法2.6.1 数组缩减方法2.6.2 数组定位方法2.6.3 数组
转载
2024-10-06 09:03:57
175阅读
数字硬件建模SystemVerilog-按位运算符经过几周的更新，SV核心部分用户自定义类型和包内容已更新完毕，接下来就是RTL表达式和运算符。马上HDLBits-SystemVerilog版本也开始准备了，基本这一部分完成后就开始更新~ 介绍(按)位运算符（Bitwise operators）位运算符一次执行一位操作，从最右边的位（最低有效位）向最左边的位（最高有效位）移动。表5-3列出了按位
二维数组一、定义①数组两个中括号[][],第一个可有可无，第二个必须有，里面的内容为常量表达式，也就是不能改变的。 当数组中每个元素带有两个下标时，称这样的数组为二维数组。在C语言中，二维数组的定义语句形式如下所示：（可以同时定义多个类型名相同的变量）类型名 数组名［常量表达式1][常量表达式2]；——为数组说明符二维数组说明符中必须有用两个分开的方括号[][]括起来的常量表达式（绝对不能把两个
转载
2024-05-29 07:50:58
311阅读
目录一、定宽数组1.1定宽数组的声明和初始化1.2常量数组1.3数组的基本操作——for、foreach1.4数组的比较和复制1.5合并数组二、动态数组SV对数组分为两类：定宽数组和动态数组。定宽数组，一般长度始终固定，且不存在重用性的问题时，可考虑使用。动态数组，用得非常多，所有存在变长的遍历，都可用使用。比如验证平台的组件配置，可用自仿真中根据验证场景的不同动态定义，非常方便。还有网络报文数据
转载
2024-06-12 17:08:57
446阅读
（3）ArraysSV的数组类型： 合并数组，非合并数组，动态数组，联合数组，队列根据数组大小是否固定，可分为固定数组（静态数组）和动态数组1. 合并数组 packed arrays存储方式是连续的，中间没有闲置空间例如，32bit的寄存器，可以看成是4个8bit的数据，或者也可以看成是1个32bit的数据。表示方法： 数组大小和位，必须在变量名前指定，数组大小必须是【msb：lsb】(从大到小)
转载
2024-04-22 08:55:05
497阅读
目录 1. 概要2. 动态数组的声明 3. 内存分配和初始化4. 容量扩张5. 动态数组的复制6. 动态数组的删除7. 代码例1. 概要 动态数组（Dynamic array），顾名思义，是一种其大小可以在运行中动态改变的非合并数组（unpacked ar
转载
2024-04-09 09:16:13
501阅读
目录1 定宽数组1.1 一维定宽数组1.2 多维定宽数组1.3 packed合并数组1.4 unpacked非合并数组1.5 混合数组1.6 foreach循环结构2 动态数组3. 关联数组 4.队列queue 5.枚举enum6.字符串string7.结构体struct1 定宽数组1.1 一维定宽数组int b[2:0] ;
转载
2024-05-16 11:20:41
765阅读
数据类型Verilog中常用的基本数据类型：wire 、reg、 integer、 parameter常量在程序运行过程中，不被改变的量称为常量：数字 和 参数数字： 整数在程序中是最常用的，整数常量常有以下4种进制表示： 1、二进制（b或B） 2、十进制（d或D） 3、十六进制（h 或 H） 4、八进制（o或 O）数字的表达方式有以下3种： 1、<位宽><进制><数
转载
2024-10-18 11:34:24
184阅读
Testbench编写指南是博主新开的一个系列，主要介绍在编写testbench时使用到的技巧，让编写者的水平不再仅仅停留在时钟信号、复位信号等简单信号的设置上，更好的完成对设计的仿真工作。第2篇的题材是文件的读写控制，仿真时经常需要从文件中读取测试激励，还要将仿真结果存取在文件中供其它程序读取调用。读取txt文件数据示例代码如下：integer i; //数组坐标
reg [9:0] sti
转载
2024-09-30 10:09:28
66阅读
如果一个多位的变量，要把它赋值全0，其实很容易，但是如果赋值全1，在verilog中必须要把所有位都要写全；但是在SystemVerilog中增强了该功能，不用指定进制就可以给所有位赋予相同的值。// Verilog中必须全部写齐，如果位宽是参数，可以在例化的时候修改，那么就更麻烦了
wire [63:0] data1;
assign data1 = 64'hffff_ffff_ffff_ffff
关于Verilog HDL中的赋值语句参考书目：《Verilog HDL程序设计与应用》王伟编著
连续赋值与过程赋值的区别： 过程赋值 连续赋值 assign 无assign（过程性连续赋值除外） 有assign 符号 使用“=”或“《=” 只使用“=”&nb
Verilog快速入门
本篇文章综合北航计算机组成原理课题组&大黑书&网上一些资料&自己杂七杂八的一些想法整理而成，笔者主要写在这儿做复习用。。。。若有侵权请联系删除。
文章目录
Verilog快速入门
数据类型
常用语句
模块引用
宏定义
数据类型
wire型：属于nets
一、数据类型在Verilog语言中主要有三大数据类型：寄存器数据类型、线网数据类型、参数数据类型1、寄存器数据类型关键字：reg，reg类型数据默认初始值为不定值X；需要注意的是reg类型的数据只能在always语句和initial语句中被赋值。reg [31:0] delay_cnt;
reg key;//默认位宽为1 如果该过程语句描述的是时序逻辑，即a
目录语法格式initial块的作用initial块的开始和结束initial块的数量 语法格式initial块可以理解为一个初始化块，在initial的起始位置的语句在0时刻即开始执行，之后如果遇到延时，则延时之后执行接下来的语句。其语法如下：initial
[single statement]
initial begin
[multiple statements]
end如果initia
一、非组合型数组unpacked array1、在verilog中，数组经常会被用来存储数据。reg [15:0] RAM [0:4095];//RAM是数组名，[0:4095]是元素，表示有4096个元素，每个元素有16位。reg是元素的类型2、在SV中，就将上面这种方式声明的数组称之为非组合型数组，它表示数组中的成员之间存储的数据是相互独立的。wire [7:0] table [3:0]; /
引言经过了组合逻辑和时序逻辑的复习，终于到了Verilog部分。这里主要介绍Verilog一些基础内容，包括结构化模型、TestBench编写和仿真、真值表模型。 这部分内容不多，也都十分基础，大家可以看个乐呵，看个意思，但是有一些细节还是需要注意的。Verilog结构化模型 结构化和语言规则 下图以示例的形式分别说明了1995版和2001/2005版Verilog语法下的结构化模型，两者的不
Verilog基础（一）——数据类型、运算符1. 数据类型1.1 常量1.2 参数1.3 传参示例1.4 变量1.4.1 Wire型1.4.2 Reg型1.4.3 Memory型2. 运算符2.1 赋值运算符2.1.1 阻塞赋值运算符2.1.2 非阻塞赋值运算符2.2 位拼接运算符2.3 运算符的优先级 本文主要介绍verilog基础模块，主要讲述verilog语言中的数据类型、运算符。1. 数
