基带：Baseband 信源（信息源，也称发射端）发出的没有经过调制（进行
频谱搬移和变换）的原始电信号所固有的
频带（频率带宽），称为基本频带，简称基带。
基带和频带相对应，频带：对基带信号调制后所占用的频率带宽（一个信号所占有的从最低的频率到最高的频率之差)。
一个信号的基带带宽是它的前带宽调制和复用 ，或在多路分离和解调。
复合视频信号在录像机、游戏机和 DVD
射频芯片设计难题 射频芯片设计面临的难题是非常多的，有设计者理论及经验方面的主观因素，最大的难题还是工艺及封装的客观限制因素。 首先说一下主观因素吧，射频芯片设计需要的理论知识真的是非常多，很多设计理论甚至被人认为玄乎，而且射频芯片的设计存在各种指标的折中均衡，什么样的折中是最佳的？怎样折中是取决于产品的实际应用要求，没有定论，所以经验的积累也算是一个难题吧。再者很多射频芯片的
转载
2023-07-19 11:41:16
71阅读
华为目前已经获得30个5G商用合同，已经出货超过25000个5G基站。 就在刚刚，华为推出了业界首款5G基站核心芯片天罡芯片，5G多模终端芯片Balong 5000（巴龙5000）以及基于该芯片的首款5G商用终端5G CPE Pro。 华为：让5G基站更简单 据悉，天罡芯片支持200M频宽频带，可以让全球90%的站点在不改造市电的情况下实现5G，预计可以把5G基站重量减少一半。华为常务董事、
转载
2023-08-11 17:13:57
260阅读
为增进大家对芯片的认识，本文将对芯片设计的前后端设计予以介绍。芯片是电子设备的重要组成器件之一，芯片的制作材料其实就是二氧化硅，可以从沙子中进行提取。为增进大家对芯片的认识，本文将对芯片设计的前后端设计予以介绍。如果你对芯片或是本文具有兴趣，不妨继续往下阅读哦。一、芯片设计之前端设计1. 规格制定芯片规格，也就像功能列表一样，是客户向芯片设计公司(称为Fabless，无晶圆设计公司)提出的设计要求
转载
2023-08-29 14:44:13
248阅读
芯片的制造流程从沙子提纯得到粗硅，粗硅提纯得到多晶硅，多晶硅拉制得到单晶硅，硅锭切割得到晶圆。接下来的工作就是芯片设计中的，IC设计部分了，IC设计包括模拟IC设计和数字IC设计，本文主要介绍的是数字IC设计，主要包括前端设计（逻辑设计）、后端设计（物理设计），其中前端设计的目标是生成门级网表（netlist）文件，后端设计的终点是生成GDSⅡ（Geometry Data Standard 2）版
转载
2023-07-30 20:47:24
422阅读
简 介：由于微电子技术的迅速发展和系统芯片的出现，包含微处理器和存储器甚至模拟电路和射频电路在内的系统芯片的规模日益庞大，复杂度日益增加。人们用传统的模拟方法难以完成设计验证工作，出现了所谓“验证危机”。为了适应这种形势，电子设计和验证工具正在发生迅速而深刻的变革。现在基于RTL级的设计和验证方法必须向系统级的设计和验证方法过渡，导致了验证语言的出现和标准化，本
转载
2024-06-13 21:03:41
72阅读
一、构成架构师的技能体系二、阅读源码，分析源码知识点总汇这张图详细介绍了源码中所用到的经典设计思想及常用设计模式，先打好内功基础，了解大牛是如何写代码的，从而吸收大牛的代码功力。结合Spring5和MyBatis源码，带你理解作者框架思维，帮助大家寻找分析源码的切入点，在思想上来一次巨大的升华。三、分布式架构有了大牛的代码功底之后，接下来可以更好地学习分布式架构技术。透彻理解分布式架构的好处和优点
# 蓝牙芯片架构设计
蓝牙技术是短距离无线通信的先锋之一，被广泛应用于各种设备中，如智能手机、耳机、家居自动化设备等。设计一个高性能的蓝牙芯片需要深入理解蓝牙协议栈、硬件架构和相关的算法。本文将对蓝牙芯片的架构设计进行深入探讨，包括技术的基本概念、相应的代码示例，以及如何合理规划项目进度。
## 蓝牙协议栈概述
蓝牙协议栈主要分为几个层次：物理层（PHY）、链路层（LL）、控制器（Contr
# 通信芯片架构设计
随着现代通信技术的飞速发展，通信芯片的架构设计正变得越来越复杂。通信芯片是实现各类信号传输、处理和转换的核心组件，涉及无线通信、光通信和有线通信等多个领域。本文将探讨通信芯片架构设计的基本概念、关键技术以及一种简单的实现示例，帮助读者更好地理解这一领域。
## 一、通信芯片架构的基本概念
通信芯片通常由多个功能模块组成，包括：
1. **射频前端（RF Front E
AMD，YES！AMD，真香！如果你关注CPU，这两句话想必再熟悉不过了吧的确，AMD近几年在CPU领域可谓是大放异彩不仅是消费级和企业级市场在资本市场也备受热捧其股价六年翻了近20倍并创下20年新高作为一家芯片制造商AMD的异军突起必然和自家芯片脱离不了关系今天，我们就来谈点干货聊一聊芯片设计“小芯片”让AMD实现弯道超车在10nm及以下的硅制程工艺的推动下，CPU核心数量，高速I/O通道，DD
转载
2023-08-29 14:32:10
168阅读
芯片制造的过程就如同用乐高盖房子一样，先有晶圆作为地基，再层层往上叠的芯片制造流程后，就可产出必要的 IC 芯片（这些会在后面介绍）。然而，没有设计图，拥有再强制造能力都没有用，因此，建筑师的角色相当重要。但是 IC 设计中的建筑师究竟是谁呢？本文接下来要针对 IC 设计做介绍。 在 IC 生产流程中，IC 多由专业 IC 设计公司进行规划、设计，像是联发科、高通、In
转载
2023-12-22 19:21:26
94阅读
# 基带芯片架构开发指导
在嵌入式系统和通信设备中，基带芯片架构是极其重要的部分。它负责处理数据的调制、解调、信道编码和解码等任务。本文将为刚入行的小白提供一个完整的基带芯片架构开发流程和实现细节，帮助他快速入门。
## 基带芯片架构开发流程
以下是一个简化的开发流程概述，涉及从设计到实现的关键步骤。我们将用表格展示这些步骤。
| 步骤 | 描述 | 关键技术 |
|------|----
一、总体规划。 随着集成电路设计规模的不断扩大，出现了很多成熟的常用设计模块，也被成为IP核，现在芯片正向设计，不再是完全从0开始，都是基于某些成熟的IP核，并在此基础之上进行芯片功能的添加。真正从0开始设计的芯片，不是没有，而是成本太高，企业无法承担，而且也并没有必要从0开始设计。例如现在的ARM芯片开发，那些大公司基本上是获取ARM
转载
2023-11-15 23:15:50
163阅读
一．SOC设计流程 Partition:模块功能分割。从Design ->RTL freeze都是前端设计工程师的工作范围。PD会产生SDF文件，用于后仿的仿真。前端设计工程师：Verilog + Synthesis + SOC/IP + Linux + EDA + FPGA验证。流片失败的原因： 最为致命的是设计的功能问题导致流片失败的主要原因。书籍学习（Digital
转载
2023-09-21 07:03:14
108阅读
以下内容摘自百度百科。因为把SOC与城市类比，很有趣，故转载。SoC，是System on Chip的缩写，直译是“芯片级系统”，通常简称“片上系统”。因为涉及到“Chip”，SoC身上也会体现出“集成电路”与“芯片”之间的联系和区别，其相关内容包括集成电路的设计、系统集成、芯片设计、生产、封装、测试等等。跟“芯片”的定义类似，SoC更强调的是一个整体，在集成电路领域，给它的定义为：由多个具有特定
转载
2024-01-24 21:26:57
0阅读
2019年8月30日，2019世界人工智能大会——AI引擎“芯”未来峰会在上海世博中心举行，清华大学微电子所所长魏少军教授在峰会演讲中提出了“智慧芯片”应该具备的基本要素。魏少军介绍，人工智能网络能够崛起取决于三个因素，算法、数据和算力。算法本身独立于数据和算力发展，数据已经存在，芯片的任务是提高算力。当前，AI芯片面临两个现实问题。其一，算法仍在不断演进，新算法层出不穷，每隔几个月算法就发生新的
转载
2024-05-20 09:59:29
64阅读
智能芯片与系统基础知识（AI芯片）HDU-AI芯片复习参考资料：《AI芯片:前沿科技与创新未来》张臣雄著希望大家能够购买原书阅读，这是一本非常值得学习的书第一章 概念1.人工智能是什么、AI 芯片的两个领域 （计算机科学领域、半导体芯片领域） 神经元基本概念 神经元与神经网路对应关系神经元由树突、突触、核及轴突构成。 权重–突触，偏置–阈值，激活函数–神经元2.AI芯片的种类有哪些 CPU GPU
转载
2023-09-11 23:45:06
881阅读
核心IP设计是国产化芯片的关键，杨桦是这个细分领域的一名创业者。作为曾在威盛电子和ARM公司工作过的芯片领域的老将，他一直追寻的目标就是给“中国芯”最好的设计。作者 | 王查娜 深研AI芯片设计杨桦本科毕业于北京航空航天大学电子信息工程学院通信工程专业，期间还辅修了法学双学位，后来，他又攻读了北航通信与信息系统专业硕士研究生。毕业那年，杨桦进入威盛电子任职显卡架构工程师，主要从事低功
转载
2023-08-25 21:49:17
45阅读
芯片网表ECO面临的三大挑战挑战一：芯片网表调试和功能ECO正变得越来越复杂。中大型SOC都是千万门级起步，超过一亿门的设计也是随处可见。隐藏的BUG通常跨越多个模块和层次，加大了调试和ECO的难度。先进的逻辑综合和物理综合的优化策略使得网表调试和ECO难上加难。挑战二：大型SOC流片成本越来越高，如服务器SOC是28~7nm，手机SOC已经是5nm为主。如此大的生产成本对芯片的设计验证提出了新的
转载
2023-11-06 21:56:06
83阅读
达芬奇架构是基于AI计算功能设计的，并基于高性能3D Cube计算引擎，极大地提高了计算能力和功耗比。 根据达芬奇架构，进行了以下优化： 多核堆栈用于并行计算能力扩展 通过设计片上存储器 on-chip memory（高速缓存/缓冲区Cache/Buffer）以缩短Cube操作和存储距离，减少了对DDR的访问，并减轻了冯·诺依曼的瓶颈问题。 在计算和外部存储之间设计了高带宽片外存储器（HBM），以
转载
2023-09-10 17:20:12
84阅读
